국제전기전자기술자협회(IEEE)를 주축으로 이뤄진 국제 디바이스·시스템(IRDS) 로드맵이 발간한 기술 백서에 따르면 현재 반도체 생산에 활용되고 있는 상보성 금속산화막 반도체(CMOS, Complementary Metal–Oxide Semiconductor) 공정기술은 2024년을 기점으로 더 이상 발전이 없을 것으로 예상됐다.
따라서 포스트 CMOS와 ‘모어 무어(More Moore)’시대를 열기 위한 연구가 대두되고 있는데, 최근 국내 연구진이 전자의 스핀을 이용하여 현재 반도체 집적회로인 CMOS를 대체할 수 있는 방법을 개발했다고 밝혔다.
참고) CMOS(상보성 금속산화막 반도체) : 집적 회로의 한 종류로, 마이크로프로세서나 SRAM 등의 디지털 회로를 구성하는 데에 이용된다. 양(+)의 전하를 이용하는 P형 트랜지스터(p-MOS)와 음(-)의 전하를 이용하는 N형 트랜지스터(n-MOS)를 동일 칩에 넣어 양자가 상보적으로 동작하도록 하여 전력소모를 낮추는 방식
한국과학기술연구원(KIST, 원장 이병권) 스핀융합연구단 구현철 박사팀은 기존 반도체 기술인 CMOS에서 반드시 필요했던 N형, P형 트랜지스터의 별도 제작 없이, 전자의 스핀특성을 이용하여 두 가지 기능을 모두 수행하는 트랜지스터를 구현하였다.
그동안 스핀트랜지스터는 상당한 잠재력을 가지고 있었지만 CMOS 로직 소자로의 동작을 보여주지 못했었다. 연구진은 전자의 스핀이 가지고 있는 평행/반평행 성질을 이용하여 CMOS 로직 소자 동작을 구현하였으며 관련 특허를 국내외에 출원했다. 이번 연구성과는 과학저널인 ‘사이언티픽 리포트(Scientific Reports)’ 紙에 4월 21일(한국시간)자로 온라인 게재되었다.
스핀트랜지스터 기술은 그동안 반도체가 전자의 전하만을 이용할 수 있었던 것에 비해, 전하와 동시에 전자의 스핀을 이용하여 정보를 저장 또는 처리하는 신기술로서, 기존 반도체의 한계를 극복한 비휘발성의 초고속, 초저전력의 전자소자 개발이 가능해진다.
이번 KIST연구진에 의해 최초로(2009년 Science紙 게재**) 제안된 이 트랜지스터는, 그러나 실제 회로에 응용하기 위해서 N형, P형 트랜지스터를 모두 구현해야하는 여러 가지 어려움이 있었다.
트랜지스터를 컴퓨터 중앙처리 장치와 같이 실제 로직소자에 응용하기 위해서는 N형(-), P형(+) 트랜지스터를 모두 이용해야하는데 제작과정에 많은 공정과 비용이 필요하다. 특히 스핀트랜지스터는 제작에도 많은 노하우가 필요할 뿐 아니라 N형, P형을 별도로 제작하는 연구는 전무했다.
이번 연구결과는 트랜지스터의 입력부와 출력부를 서로 같은 자화 방향으로 만들거나 서로 반대의 자화 방향으로 만들어 각각 N형과 P형의 기능을 모두 구현함으로써 특별한 도핑과정 없이 두 가지 역할을 모두 수행하는 트랜지스터를 개발한 것이다.
이러한 기술은 향후 상용화가 된다면 세계 수준인 반도체 메모리 기술에 비해 취약한 국내 시스템 반도체(비메모리) 분야에 다양하게 이용될 수 있으며 이 기술이 가진 초고속, 초절전 특성으로 인해 다양한 전자기기, 특히 모바일 기기에 응용될 것으로 기대된다.
KIST 구현철 박사는 “현재 스핀트랜지스터 기술은 시작하는 단계에 있지만 이를 이용한 로직소자가 개발되면 전력손실이 거의 없고 초고속으로 작동할 것이다.”라며, “향후 정보처리 소자는 물론 메모리와 로직을 융합한 모바일용 소자에도 응용이 가능할 것이다” 라고 밝혔다.
