IBM은 삼성, 글로벌파운드리와 함께 업계 최초로 5나노미터칩 제조가 가능한 실리콘 나노시트(nanosheet) 트랜지스터 생산 공정 개발에 성공했다고 5일 밝혔다. 이 과정의 세부 사항은 일본 교토에서 오늘(5일)부터 8일까지(리가 로얄 호텔 교토) 개최되는 '2017 VLSI 기술 심포지움 컨퍼런스'에서 발표될 예정이다.
삼성, 글로벌파운드리가 함께하는 IBM 리서치 연합(IBM Research Alliance)은 200억개의 트랜지스터를 집적할 수 있는 7나노 테스트 노드칩 개발에 성공한지 채 2년도 지나지 않아 손톱만한 크기의 칩에 300억 개의 트랜지스터를 집적할 수 있는 기술 개발에 성공한 것이다.
이는 클라우드를 통해 제공되는 인공지능(AI)을 포함한 코그너티브(인지, Cognitive) 컴퓨팅, 사물인터넷(IoT) 및 기타 데이터 집약적 애플리케이션의 성능 향상으로 이어져 이 기술들의 발전이 가속화될 것으로 보인다. 또한, 전력 효율성 개선으로 스마트폰과 기타 모바일 제품의 배터리 지속시간이 현재 사용되고 있는 기기들과 비교해 최대 2~3배 늘어나게 된다.
뉴욕주립대(SUNY) 폴리테크닉 연구소 나노스케일 과학 공학 대학의 나노테크 컴플렉스에서 진행된 이번 연구에서 과학자들은 기존의 핀펫(FinFET) 아키텍처 대신 실리콘 나노시트 스택을 사용한 트랜지스터 디바이스 구조로 반도체 업계에 기존 7나노 노드 기술을 뛰어넘는 새로운 청사진을 제시했다.
연구에 사용된 실리콘 나노시트 트랜지스터로 더 강력한 성능의 5나노 칩을 머지 않은 미래에 생산할 수 있다는 사실이 입증되었다. 현재 시장에서 사용되고 있는 최신 10나노 칩과 비교했을 때, 나노시트 기반의 5나노 기술을 사용하면 동일한 전력 소모 시 성능이 40% 향상되고, 동일한 성능에서는 전력 소모량이 75% 감소한다. 이러한 발전을 통해 인공지능(AI) 시스템과 가상 현실, 그리고 모바일 디바이스에 대한 미래의 요구사항을 더 빠르게 충족시킬 수 있을 것이다.
그동안 IBM 리서치는 나노시트 반도체 기술에 대한 연구를 10년 이상 진행했다. 이번 연구를 통해 업계 최초로 핀펫 아키텍처보다 우수한 전기적 특성을 가진 적층 나노시트 디바이스를 설계하고 제조할 수 있음을 입증했으며, 7나노 테스트 노드와 200억개 트랜지스터를 제작하는데 사용된 극자외선(Extreme Ultraviolet, EUV) 리소그래피 기술이 나노시트 트랜지스터 아키텍처에도 적용되었다.
이 기술을 통해 단일 제조 공정이나 칩 설계 상에서 나노시트 너비를 지속적으로 조정할 수 있다. 이로써 기존의 핀펫 트랜지스터 아키텍처에서는 전류가 흐르는 핀 높이의 제약때문에 불가능했던 특정 서킷의 성능과 전력의 미세한 조정도 가능해졌다. 핀펫 아키텍처로도 5나노 칩을 구현할 수 있지만 단순히 핀 사이 간격을 줄이는 것으로 추가적인 성능을 위한 전류 증가는 기대하기 힘들다.
지난 2014년, IBM은 향후 5년 간 칩 연구 개발에 30억 달러(약 3조 3천5백억원)를 투자하겠다고 발표한 바 있다. 이번 나노시트 구조를 통한 5나노 노드 개발 성공으로 실리콘과 반도체 업계 혁신에 꾸준히 이바지해온 IBM의 역사적 유산은 계속해서 그 명성을 이어 나가게 되었다. 그간 IBM이 보여준 혁신 기술로는 단일 셀 D램 최초 구현, 데나드 스케일링 법칙(Dennard Scaling Law), 화학증폭형 감광액, 구리 연결선, 실리콘 온 인슐레이터, 변형 공학, 멀티 코어 마이크로프로세서, 액침 노광, 고속 실리콘 게르마늄(SiGe), High-k 게이트 유전체, 임베디드 D램, 3D 칩 적층, 에어갭 인슐레이터 등이 있다.
참고) IBM 리서치는 지난 70여년간 6개 대륙 12개의 연구소와 3천명 이상의 연구 인력을 투입해 정보기술의 미래를 규정해왔다. IBM 리서치는 노벨상 수상자 6명, 미국 대통령 자유 훈장 수여자 1명, 미국 기술 훈장 수여자 10명, 미국 과학 훈장 수여자 5명, 튜링상 6명, 미국 국립과학원 회원 19명, 미국 발명가 명예의 전당 등록인 20명을 배출했다. IBM 리서치에 대한 자세한 정보는 www.ibm.com/research에서 제공된다.
